Muhammad Ilham Syafrincel

      Laporan Akhir Modul 3 Percobaan 2 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI Jurnal Hardware Video Rangkaian Analisa Link Download PERCOBAAN 2   1.      Jurnal (DAFTAR ISI) 2.      Hardware (DAFTAR ISI) 1. JK Flip-flop 2. Logic Probe 3. Clock 4. IC 74LS90 5. IC 7493 6. Ground 7. Power Supply 3.  Video Praktikum (DAFTAR ISI) 4.      Analisa (DAFTAR ISI) 1. Analisa dan jelaskan perbedaan pada percobaan 2a dengan pada percobaan 2b? Pada percobaan 2a clock A dan clock B menggunakan clock yang sama baik pada baik pada rangkaian 1 dan 2, dan menghasilkan angka 0 - 9 untuk rangkaian pertama dan 0 -15 pada rangkaian kedua secara tidak berurutan. Pada percobaan 2b clock B diinputkan dari Q0, sedangkan clock A saja yang diinputkan dari sumber clock. 2. Analisa dan jelaskan perbedaan input R9 dan R0? Input R0 Ketika kedua-duanya aktif maka akan menghasilkan nilai 0, sedangkan R9 jika kedua-keduanya aktif maka a...

Laporan Akhir Modul 3 Percobaan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI Jurnal Hardware Video Rangkaian Analisa Link Download PERCOBAAN 1   1.      Jurnal (DAFTAR ISI) 2.      Hardware (DAFTAR ISI) 1. JK Flip-flop 2. Logic Probe 3. Clock 3.  Video Praktikum (DAFTAR ISI) 4.      Analisa (DAFTAR ISI) Percobaan 1 1. Analisa sinyal output yang dikeluarkan masing-masing T-Flip flop? kenapa flip flop terakhir disebut MSB? Ketika clock pertama menyala, hanay flip flop pertama yang akan toggle sehingga flip-flop pertama menghasilkan logika 1 dan flip-flop yang lain akan bernilai 0, sehingga outputnya 0 0 0 1 (1 dalam desimal). Ketika clock kedua menyala, T Flip-flop pertama akan toggle sehingga 1 akan menjadi 0 dan flip flop kedua akan toggle juga menjadi 0 ke 1, sehingga outputnya 0 0 1 0 (2 dalam desimal). Hal ini terus berlangsung sampai nilai-nilai bit menghitung ke atas sampai 15 dalam desimal. T flip-flop terakhir men...

    Menuju Akhir [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja Rangkaian 5. Link Download TUGAS PENDAHULUAN PERCOBAAN 2 KONDISI 4  1. Kondisi  (BACK) Buatlah rangkaian seperti gambar percobaan 2, ganti probe dengan led biasa   dan seven common anoda segment dalam satu rangkaian . 2. Gambar Rangkaian Simulasi   (BACK) 3. Video Simulasi  (BACK) 4. Prinsip Kerja Rangkaian  (BACK)          Rangkaian pertama terhubung dengan IC74LS90 yang merupakan decoder BDC to 7 segment dari 0 - 9. IC tersebut terdiri dari CKA untuk clock Q0 dan CKB untuk clock Q1, Q2, dan Q3 serta pin R0(1), R0(2), R9(1), dan R9(2). Ketika input R0(1), R0(2), R9(1), dan R9(2) diberikan nilai 1, 0, 1, 0 secara berurutan, maka IC74LS90 akan menghitung 0-9 secara acak.          Pada rangkaian kedua terhubung dengan IC7493 yang merupakan decoder BDC to 7 segment d...

  Menuju Akhir [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja Rangkaian 5. Link Download TUGAS PENDAHULUAN PERCOBAAN 1 KONDISI 10  1. Kondisi  (BACK) Buatlah   rangkaian   seperti   gambar   percobaan   1   dengan   menggunkan   D   flip   flop dan output seven segment. 2. Gambar Rangkaian Simulasi   (BACK) 3. Video Simulasi  (BACK) 4. Prinsip Kerja Rangkaian  (BACK)          Pada rangkaian counter ini terdapat 4 D flip flop sehingga akan menghasilkan output 4 bit, masing masing output D flip flop akan terhubung ke IC 7448 yang merupakan decoder BDC to sevent segment. D flipflop pertama merupakan LSB (Lower Significant Bit) dan D flipflop terakhir merupakan MSB (Most Significant Bit). Setiap hasil sinyal LOW dan HIGH pada keempat D flip flop tersebut akan menghasilkan 4 bit data yang dikonversikan ke sevent segm...

Menuju Akhir [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan a. Tugas Pendahuluan 1 b. Tugas Pendahuluan 2 c. Laporan Akhir 1 d. Laporan Akhir 2 *Klik teks untuk menuju   MODUL III COUNTER 1. Tujuan Perobaan  (BACK)           1.        Merangkai dan Menguji operasi logika dari counter asyncron dan counter   syncronous. 2.        Merangkai dan Menguji aplikasi dari sebuah   Counter.   2. Alat yang digunakan  (BACK)     Gambar 1.1  Module D’Lorenzo Gambar 1.2 Jumper 1.        Panel DL   2203C. 2.        Panel DL   2203D. 3.        Panel DL   2203S. 4.        Jumper. 3. Dasar Teori  (BACK) 3.3.1 Counter Counter ad...

   Laporan Akhir Modul 2 Percobaan 2 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI Jurnal Hardware Rangkaian Simulasi Prinsip Kerja Rangkaian Video Rangkaian Analisa Link Download PERCOBAAN 1   1.      Jurnal (DAFTAR ISI) 2.      Alat dan Bahan (DAFTAR ISI) a.         Module D’Lorenzo b.        Jumper  c. JK Flip-flop 3.      Rangkaian Simulasi (DAFTAR ISI)                  4.      Prinsip Kerja Rangkaian (DAFTAR ISI)  Percobaan 2 ini menggunakan modul De Lorenzo, untuk membuat T flip flop dengan cara mempararelkan input JK flip flop. Pada pecobaan kali ini input T flip flop berupa Vcc dan pin CLK dihubungkan ke B2, pin S ke B1, pin R ke B0. Lalu dilakukan percobaan sebagaimana di tabel.     Apabila input R S T flipflop aktif maka nilai input T flip flop akan diabaik...

  Laporan Akhir Modul 2 Percobaan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI Jurnal Hardware Rangkaian Simulasi Prinsip Kerja Rangkaian Video Rangkaian Analisa Link Download PERCOBAAN 1   1.      Jurnal (DAFTAR ISI) 2. Hardware  (DAFTAR ISI) a. JK Flip-flop b. D Flip-flop c. Jumper d. Clock 3.      Rangkaian Simulasi (DAFTAR ISI)                  4.      Prinsip Kerja Rangkaian (DAFTAR ISI)  Pada percobaan kali ini terdapat JK flip flop dan D flip flop. input R dan S pada D dan JK flip flop secara berurutan dihubungkan ke B0 dan B1. Input J, CLK, dan K pada JK flip flop dihubungkan berturut-turut ke B2, B3, dan B4. Sedangkan input D dan CLK dari D flip flop dihubungkan ke B5 dan B6 secara berurutan. Kemudian dilakukan percobaan sebagaimana di tabel. Jika input R atau/dan S aktif maka input apapun yang masuk pada JK dan D flip flop akan diabaikan. 5.  ...