M1_P2K4




 1. Kondisi (BACK)

Buatlah rangkaian seperti pada modul percobaan, kemudian buatlah kondisi dengan inputan berupa saklar SPDT.

·         Rangkaian Sederhana 1 : B= 1, D=1, A=0, C’=1, D= 1

·         Rangkaian Sederhana 2 : B= 1, D=1, A= 1, B=1, C’=0


2. Gambar Rangkaian Simulasi  (BACK)




3. Video Simulasi (BACK)





4. Prinsip Kerja Rangkaian (BACK)

    1. Rangkaian pertama

        Gerbang XOR menerima logika LOW dan HIGH sehingga menghasilkan logika HIGH. Gerbang AND menerima 3 input: HIGH, LOW (setelah melalui gerbang NOT), HIGH sehingga menghasilkan logika LOW. Gerbang OR menerima inputan HIGH (dari gerbang XOR) dan LOW (dari gerbang AND) sehingga menghasilkan logika HIGH.

    2. Rangkaian kedua

           Gerbang XOR menerima logika HIGH keduanya pada inputan sehingga menghasilkan sinyal LOW. Karenga gerbang OR menerima menerima sinyal LOW keduanya maka gerbang OR menghasilkan sinyal LOW.

5. Link Download (BACK)








                                                                           Menuju Awal



Komentar

Posting Komentar

Postingan populer dari blog ini

TP_M4P1K5

Gambar
  Menuju Akhir [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja Rangkaian 5. Link Download TUGAS PENDAHULUAN PERCOBAAN 1 KONDISI 5 1. Kondisi  (BACK) Buatlah   rangkaian   seperti   gambar   percobaan   1   dengan   menggunkan   D   flip   flop dan output seven segment. 2. Gambar Rangkaian Simulasi   (BACK) 3. Video Simulasi  (BACK) 4. Prinsip Kerja Rangkaian  (BACK)          Pada rangkaian ini terdapat 4 D flip flop yang mana pin D1 diambil dari logika 1, sedangkan pin D berikutnya diambil dari pin Q sebelumnya. Pin R dan S dalam keadaan mati, dan clock D flip flop dibuat paralel dari clock yang terhubung ke gerbang and dan logika 1. Kemudian masing-masing Q pada D flip flop dihubungkan ke IC BCD to 7 segment yang dihubungkan 7 segment. D1 flopflop menjadi LSB dan D flip flop terakhir menjadi MSB.     Ketika...
Baca selengkapnya

LA_M3P1

Gambar
Laporan Akhir Modul 3 Percobaan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI Jurnal Hardware Video Rangkaian Analisa Link Download PERCOBAAN 1   1.      Jurnal (DAFTAR ISI) 2.      Hardware (DAFTAR ISI) 1. JK Flip-flop 2. Logic Probe 3. Clock 3.  Video Praktikum (DAFTAR ISI) 4.      Analisa (DAFTAR ISI) Percobaan 1 1. Analisa sinyal output yang dikeluarkan masing-masing T-Flip flop? kenapa flip flop terakhir disebut MSB? Ketika clock pertama menyala, hanay flip flop pertama yang akan toggle sehingga flip-flop pertama menghasilkan logika 1 dan flip-flop yang lain akan bernilai 0, sehingga outputnya 0 0 0 1 (1 dalam desimal). Ketika clock kedua menyala, T Flip-flop pertama akan toggle sehingga 1 akan menjadi 0 dan flip flop kedua akan toggle juga menjadi 0 ke 1, sehingga outputnya 0 0 1 0 (2 dalam desimal). Hal ini terus berlangsung sampai nilai-nilai bit menghitung ke atas sampai 15 dalam desimal. T flip-flop terakhir men...
Baca selengkapnya

LA_M4P1

Gambar
Laporan Akhir Modul 4 Percobaan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI Jurnal Hardware Video Rangkaian Analisa Link Download PERCOBAAN 1 1.      Jurnal (DAFTAR ISI) 2.      Hardware (DAFTAR ISI) 1. JK Flip-flop 2. Logic Probe 3. Clock 3.  Video Praktikum (DAFTAR ISI) 4.      Analisa (DAFTAR ISI) Percobaan 1 1. Analisa output yang dihasilkan tiap-tiap kondisi!     Pada kondisi pertama input data yang dimasukkan menggunakan B1 secara satu-persatu dan dikeluarkan satu persatu juga. Sehingga, kondisi pertama SISO. Pada kondisi kedua data diinputkan melalui B1 satu persatu keumdian di tahan dengan sinyak fall time dari B2 dab dikirim dengan B0 falltime, sehingga kondisi kedua SIPO. Kondisi 3, data dimasukkan secara bersama-sama dari pin B3-B6 kemudian dikeluarkan satu persaty sehingga kondisi 3 adala PISO. Pada kondisi 4, data dimasukkan secara bersama-sama dari B1-B6 dan dikeluarkan langsung engan B0 secara bersam...
Baca selengkapnya