LA_M1P1

Laporan Akhir Modul 1 Percobaan 1


PERCOBAAN 1

 

1.    Jurnal(DAFTAR ISI)






2.    Alat dan Bahan(DAFTAR ISI)

a.       Gerbang NOT

b.      Gerbang AND

c.       Gerbang OR

d.      Gerbang XOR

e.       Gerbang NAND

f.        Gerbang NOR

g.      Gerbang XNOR

h.      Logic Probe

j.     Clock

 

3.    Rangkaian Simulasi(DAFTAR ISI)             




4.    Prinsip Kerja Rangkaian(DAFTAR ISI)

 Ketika logika input diatur pada B1=0, dialirkan ke input gerbang NOT sehingga output dari gerbang NOT akan berlogika 1 dikarenakan output dari gerbang NOT adalah kebalikan dari inputnya.

Ketika logika input diatur pada B1=0 dan B0=1, dialirkan ke input gerbang AND sehingga output dari gerbang AND akan berlogika 0 dikarenakan gerbang AND akan mengalikan semua input yang masuk. Sehingga, jika salah satu input berlogika 0 maka outputnya akan berlogika 0.

Ketika logika input diatur pada B1=0 dan B0=1, dialirkan ke input gerbang OR sehingga output dari gerbang OR akan berlogika 1 dikarenakan gerbang OR akan menjumlahkan semua input yang masuk. Sehingga, jika salah satu input berlogika 1 maka outputny akan berlogika 1.

Ketika logika input diatur pada B1=0 dan B0=1, dialirkan ke input gerbang X-OR sehingga ouput dari gerbang X-OR akan berlogika 1 dikarenakan gerbang X-OR akan menjumlahkan semua input yang masuk dan outputnya sesuai dengan hasil dari penjumlahan input dari gerbang X-OR. Jika hasil penjumlahan input = Ganjil, maka output dari gerbang X-OR akan berlogika 1. Jika hasil penjumlahan input = Genap, maka output dari gerbang X-OR akan berlogika 0.

Ketika logika input diatur pada B1=0 dan B0=1, dialirkan ke input gerbang NAND sehingga output dari gerbang NAND akan berlogika 0 dikarenakan gerbang NAND akan mengalikan semua input yang masuk dan output dari gerbang NAND adalah kebalikan dari hasil perkalian dari inputnya. Jika salah satu input berlogika 0 maka outputnya akan berlogika 1.

Ketika logika input diatur pada B1=0 dan B0=1, dialirkan ke input gerbang NOR sehingga output dari gerbang NOR akan berlogika 0 dikarenakan gerbang NOR akan menjumlahkan semua input yang masuk dan output dari gerbang NOR adalah kebalikan dari hasil penjumlahan inputnya. Jika salah satu input berlogika 1 maka outputnya akan berlogika 0.

Ketika logika input diatur pada B1=0 dan B0=1, dialirkan ke input gerbang X-NOR sehingga output dari gerbang X-NOR akan berlogika 0 dikarenakan gerbang X-NOR akan menjumlahkan semua input yang masuk dan outputnya sesuai dengan hasil dari penjumlahan input dari gerbang X-NOR. Jika hasil penjumlahan input = Ganjil, maka output dari gerbang X-NOR akan berlogika 0. Jika hasil penjumlahan input = Genap, maka output dari gerbang X-NOR akan berlogika 1.

5.    Video Rangkaian(DAFTAR ISI)



6.    Analisa(DAFTAR ISI)



    Percobaan 1

  1. Analisa pengaruh clock terhadap masing-masing output gerbang logika 


  • Pada gerbang not akan membuat LED hidup mati secara bergantian namun secara terbalik dari aslinya

  • AND -> Clock akan membuat output gerbang AND hidup mati secara bergantian mengikuti irama clock jika input lainnya bernilai 1, namun bila input lainnya bernilai 0, maka output AND akan 0 terus

  • - OR - Output gerbang OR akan bernilai 1 terus jika input lainnya bernilai 1, namun jika input lainnya bernilai 0 maka output akan bergantian 1 dan 0 mengikuti irama clock

  • XOR - Jika input lainnya bernilai 0 maka output XOR akan bergantian 1 dan 0 mengikuti irama clock, namun jika input lainnya bernilai 1, maka outputnya akan 0 terus

  • NAND - gerbang NAND akan menghasilkan output 1 terus jika input lainnya 0, namun jika input lainnya 1, maka NAND akan menghasilkan output 1 dan 0 bergantian berlawanan irama clock

  • NOR - NOR akan menghasilkan output 1 0 bergantian melawan irama clock jika input lainnya bernilai 0 , namun akan menghasilkan output 0 jika diberikan input lainnya 1.

  • XNOR - akan menghasilkan output 1 jika input lainnya bernilai 0, dan outputnya akan 1 dan 0 bergantian melawan irama clock jika input lainnya bernilai 1


  1. Analisa output gerbang logika jika kedua input dihubungkan dengan clock yang sama (Analisa menggunakan semua jenis gerbang logika) gambarkan sinyal outputnya



gerbang not akan menghasilkan output berlawanan clock


gerbang AND akan menghasilkan output yang sama dengan clock


gerbang OR uga menghasilkan output yang sama dengan clock


Out XOR akan terus bernilai 0


Out NAND berkebalikan dengan clock


NOR juga menghasilkan out berkebalikan dari clock


gerbang NOR akan menghasilkan nilai HIGH



7.    Link Download(DAFTAR ISI)

Download HTML

Download Rangkaian

Download Video Rangkaian

Download Datasheet NOT

Download Datasheet AND

Download Datasheet OR

Download Datasheet X-OR

Komentar

Posting Komentar

Postingan populer dari blog ini

TP_M4P1K5

Gambar
  Menuju Akhir [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja Rangkaian 5. Link Download TUGAS PENDAHULUAN PERCOBAAN 1 KONDISI 5 1. Kondisi  (BACK) Buatlah   rangkaian   seperti   gambar   percobaan   1   dengan   menggunkan   D   flip   flop dan output seven segment. 2. Gambar Rangkaian Simulasi   (BACK) 3. Video Simulasi  (BACK) 4. Prinsip Kerja Rangkaian  (BACK)          Pada rangkaian ini terdapat 4 D flip flop yang mana pin D1 diambil dari logika 1, sedangkan pin D berikutnya diambil dari pin Q sebelumnya. Pin R dan S dalam keadaan mati, dan clock D flip flop dibuat paralel dari clock yang terhubung ke gerbang and dan logika 1. Kemudian masing-masing Q pada D flip flop dihubungkan ke IC BCD to 7 segment yang dihubungkan 7 segment. D1 flopflop menjadi LSB dan D flip flop terakhir menjadi MSB.     Ketika...
Baca selengkapnya

LA_M3P1

Gambar
Laporan Akhir Modul 3 Percobaan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI Jurnal Hardware Video Rangkaian Analisa Link Download PERCOBAAN 1   1.      Jurnal (DAFTAR ISI) 2.      Hardware (DAFTAR ISI) 1. JK Flip-flop 2. Logic Probe 3. Clock 3.  Video Praktikum (DAFTAR ISI) 4.      Analisa (DAFTAR ISI) Percobaan 1 1. Analisa sinyal output yang dikeluarkan masing-masing T-Flip flop? kenapa flip flop terakhir disebut MSB? Ketika clock pertama menyala, hanay flip flop pertama yang akan toggle sehingga flip-flop pertama menghasilkan logika 1 dan flip-flop yang lain akan bernilai 0, sehingga outputnya 0 0 0 1 (1 dalam desimal). Ketika clock kedua menyala, T Flip-flop pertama akan toggle sehingga 1 akan menjadi 0 dan flip flop kedua akan toggle juga menjadi 0 ke 1, sehingga outputnya 0 0 1 0 (2 dalam desimal). Hal ini terus berlangsung sampai nilai-nilai bit menghitung ke atas sampai 15 dalam desimal. T flip-flop terakhir men...
Baca selengkapnya

LA_M4P1

Gambar
Laporan Akhir Modul 4 Percobaan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI Jurnal Hardware Video Rangkaian Analisa Link Download PERCOBAAN 1 1.      Jurnal (DAFTAR ISI) 2.      Hardware (DAFTAR ISI) 1. JK Flip-flop 2. Logic Probe 3. Clock 3.  Video Praktikum (DAFTAR ISI) 4.      Analisa (DAFTAR ISI) Percobaan 1 1. Analisa output yang dihasilkan tiap-tiap kondisi!     Pada kondisi pertama input data yang dimasukkan menggunakan B1 secara satu-persatu dan dikeluarkan satu persatu juga. Sehingga, kondisi pertama SISO. Pada kondisi kedua data diinputkan melalui B1 satu persatu keumdian di tahan dengan sinyak fall time dari B2 dab dikirim dengan B0 falltime, sehingga kondisi kedua SIPO. Kondisi 3, data dimasukkan secara bersama-sama dari pin B3-B6 kemudian dikeluarkan satu persaty sehingga kondisi 3 adala PISO. Pada kondisi 4, data dimasukkan secara bersama-sama dari B1-B6 dan dikeluarkan langsung engan B0 secara bersam...
Baca selengkapnya