Muhammad Ilham Syafrincel

Laporan Akhir Modul 4 Percobaan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI Jurnal Hardware Video Rangkaian Analisa Link Download PERCOBAAN 1 1.      Jurnal (DAFTAR ISI) 2.      Hardware (DAFTAR ISI) 1. JK Flip-flop 2. Logic Probe 3. Clock 3.  Video Praktikum (DAFTAR ISI) 4.      Analisa (DAFTAR ISI) Percobaan 1 1. Analisa output yang dihasilkan tiap-tiap kondisi!     Pada kondisi pertama input data yang dimasukkan menggunakan B1 secara satu-persatu dan dikeluarkan satu persatu juga. Sehingga, kondisi pertama SISO. Pada kondisi kedua data diinputkan melalui B1 satu persatu keumdian di tahan dengan sinyak fall time dari B2 dab dikirim dengan B0 falltime, sehingga kondisi kedua SIPO. Kondisi 3, data dimasukkan secara bersama-sama dari pin B3-B6 kemudian dikeluarkan satu persaty sehingga kondisi 3 adala PISO. Pada kondisi 4, data dimasukkan secara bersama-sama dari B1-B6 dan dikeluarkan langsung engan B0 secara bersam...

  Menuju Akhir [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja Rangkaian 5. Link Download TUGAS PENDAHULUAN PERCOBAAN 3 KONDISI 5 1. Kondisi  (BACK) Buatlah rankaian seperti pada percobaan 3,ubah gerbang NOR 4 input 1 output menjadi gerbang OR dan gerbang OR satu input 2 output menjadi gerbang NOR. 2. Gambar Rangkaian Simulasi   (BACK) 3. Video Simulasi  (BACK) 4. Prinsip Kerja Rangkaian  (BACK)          Saklar 1 menjadi LSB dan saklar 4 menjadi MSB, Ketika saklar diatur membentuk 4 bit akan dikonversi oleh IC74192 menjadi output 4 kaki 7 segment kemudian di umpankan ke IC 74LS47 menghasilkan output 7 kaki 7 segment. Namun ketika semua saklar aktif maka 7 segment akan mati karena 7 segmentnya menggunakan commont anoda.               Ketika pin MR aktif, maka akan menampilkan angka 0. Jika pin PL maka akan membekukan 7 segment. ...

  Menuju Akhir [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja Rangkaian 5. Link Download TUGAS PENDAHULUAN PERCOBAAN 1 KONDISI 5 1. Kondisi  (BACK) Buatlah   rangkaian   seperti   gambar   percobaan   1   dengan   menggunkan   D   flip   flop dan output seven segment. 2. Gambar Rangkaian Simulasi   (BACK) 3. Video Simulasi  (BACK) 4. Prinsip Kerja Rangkaian  (BACK)          Pada rangkaian ini terdapat 4 D flip flop yang mana pin D1 diambil dari logika 1, sedangkan pin D berikutnya diambil dari pin Q sebelumnya. Pin R dan S dalam keadaan mati, dan clock D flip flop dibuat paralel dari clock yang terhubung ke gerbang and dan logika 1. Kemudian masing-masing Q pada D flip flop dihubungkan ke IC BCD to 7 segment yang dihubungkan 7 segment. D1 flopflop menjadi LSB dan D flip flop terakhir menjadi MSB.     Ketika...

Menuju Akhir [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan a. Tugas Pendahuluan 1 b. Tugas Pendahuluan 2 c. Laporan Akhir 1 d. Laporan Akhir 2 *Klik teks untuk menuju   MODUL IV SHIFT REGISTER & SEVEN SEGMENT 1. Tujuan Perobaan  (BACK)           1.        Merangkai dan Menguji Shift   Register 2.        Merangkai dan menguji aplikasi Shift Register pada Seven   Segment 2. Alat yang digunakan  (BACK)     Gambar 1.1  Module D’Lorenzo Gambar 1.2 Jumper 1.        Panel DL   2203C. 2.        Panel DL   2203D. 3.        Panel DL   2203S. 4.        Jumper. 3. Dasar Teori  (BACK) 4.3.1      ...

      Laporan Akhir Modul 3 Percobaan 2 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI Jurnal Hardware Video Rangkaian Analisa Link Download PERCOBAAN 2   1.      Jurnal (DAFTAR ISI) 2.      Hardware (DAFTAR ISI) 1. JK Flip-flop 2. Logic Probe 3. Clock 4. IC 74LS90 5. IC 7493 6. Ground 7. Power Supply 3.  Video Praktikum (DAFTAR ISI) 4.      Analisa (DAFTAR ISI) 1. Analisa dan jelaskan perbedaan pada percobaan 2a dengan pada percobaan 2b? Pada percobaan 2a clock A dan clock B menggunakan clock yang sama baik pada baik pada rangkaian 1 dan 2, dan menghasilkan angka 0 - 9 untuk rangkaian pertama dan 0 -15 pada rangkaian kedua secara tidak berurutan. Pada percobaan 2b clock B diinputkan dari Q0, sedangkan clock A saja yang diinputkan dari sumber clock. 2. Analisa dan jelaskan perbedaan input R9 dan R0? Input R0 Ketika kedua-duanya aktif maka akan menghasilkan nilai 0, sedangkan R9 jika kedua-keduanya aktif maka a...

Laporan Akhir Modul 3 Percobaan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI Jurnal Hardware Video Rangkaian Analisa Link Download PERCOBAAN 1   1.      Jurnal (DAFTAR ISI) 2.      Hardware (DAFTAR ISI) 1. JK Flip-flop 2. Logic Probe 3. Clock 3.  Video Praktikum (DAFTAR ISI) 4.      Analisa (DAFTAR ISI) Percobaan 1 1. Analisa sinyal output yang dikeluarkan masing-masing T-Flip flop? kenapa flip flop terakhir disebut MSB? Ketika clock pertama menyala, hanay flip flop pertama yang akan toggle sehingga flip-flop pertama menghasilkan logika 1 dan flip-flop yang lain akan bernilai 0, sehingga outputnya 0 0 0 1 (1 dalam desimal). Ketika clock kedua menyala, T Flip-flop pertama akan toggle sehingga 1 akan menjadi 0 dan flip flop kedua akan toggle juga menjadi 0 ke 1, sehingga outputnya 0 0 1 0 (2 dalam desimal). Hal ini terus berlangsung sampai nilai-nilai bit menghitung ke atas sampai 15 dalam desimal. T flip-flop terakhir men...